

Architecture mémoire

Plan

✖ Introduction

- ☐ Architecture des mémoires


- ☐ Technologie des points mémoire

- ☐ Hiérarchie mémoire


- ☐ TD: estimation de mouvement

- ☐ Bilan sur la mémoire

Impact de l'architecture mémoire




Consommation d'énergie de caches



Hot spots

Load Store units

L2 Cache logic




Architecture des mémoires


Les mémoires sont des tableaux de points mémoire assemblés en lignes de mot.

La technologie du point mémoire détermine les performances :

- ❑ Densité (coût par bit)
- ❑ Rapidité d'accès



Organisation en colonnes




Les contraintes technologiques imposent de découper les tableaux en blocs, disposés en colonnes.

SDRAM	SMJ626162	de	Texas	Instrument
☐	Taille totale : 16 Mbits	☐	256 Colonnes (8 bits)	
☐	2 Bancs	☐	un Mot = 16 bits	
☐	2048 Lignes (11 bits)	☐	une Page = 512 Octets	

RAM multi-port

Certaines RAM permettent l'accès simultané en écriture et en lecture sur plusieurs ports.

Ecriture




Lecture



L'utilisateur doit gérer les éventuelles synchronisation entre la lecture et l'écriture

- Introduction
- ✕ Technologie des points mémoire
 - ✓ SRAM
 - Famille (S)DRAM
 - Autres points mémoire
 - Conclusion
- Hiérarchie mémoire
- TD: estimation de mouvement
- Bilan sur la mémoire

Technologie des SRAM



Un point mémoire de SRAM nécessite 6 transistors

➤ Rapidité

➤ Technologie “standard”

➤ Densité faible

➤ Circuiterie spécifique (macro-block)

- Introduction
- ✗ Technologie des points mémoire
 - SRAM
 - ✓ Famille (S)DRAM
 - Autres points mémoire
 - Conclusion
- Hiérarchie mémoire
- TD: estimation de mouvement
- Bilan sur la mémoire

Technologie des DRAM et SDRAM


SDRAM=Synchronous Dynamic RAM

Un point mémoire SDRAM ou DRAM est constitué:

- ❑ d'un transistor
- ❑ d'une capacité

Les DRAM sont **asynchrones**


les SDRAM possèdent une interface **synchrone**




➔ Grande densité

➔ Rafraichissement

Architecture des SDRAM



Accès aux SDRAM




-  Lecture banc A, ligne R0, colonne C0
-  Lecture banc B, ligne R1, colonne C1
-  Lecture banc A, ligne R2, colonne C2

Burst = 8 mots

① Entrée de la ligne R0
Précharge du banc A

Accès aux SDRAM




-  Lecture banc A, ligne R0, colonne C0
-  Lecture banc B, ligne R1, colonne C1
-  Lecture banc A, ligne R2, colonne C2

Burst = 8 mots

- ① Entrée de la ligne R0
Précharge du banc A
- ② Entrée de la ligne C0

Accès aux SDRAM




- Lecture banc A, ligne R0, colonne C0
- Lecture banc B, ligne R1, colonne C1
- Lecture banc A, ligne R2, colonne C2

Burst = 8 mots

- ① Entrée de la ligne R0
Précharge du banc A
- ② Entrée de la ligne C0
- ③ Lecture de la donnée

Accès aux SDRAM




- Lecture banc A, ligne R0, colonne C0
- Lecture banc B, ligne R1, colonne C1
- Lecture banc A, ligne R2, colonne C2

Burst = 8 mots

- ① Entrée de la ligne R0
Précharge du banc A
- ② Entrée de la ligne C0
- ③ Lecture de la donnée

Accès aux SDRAM




- Lecture banc A, ligne R0, colonne C0
- Lecture banc B, ligne R1, colonne C1
- Lecture banc A, ligne R2, colonne C2

Burst = 8 mots

- ① Entrée de la ligne R0
Précharge du banc A
- ② Entrée de la ligne C0
- ③ Lecture de la donnée

Accès aux SDRAM



Rafraîchissement des DRAM

Pour maintenir le contenu d'une SDRAM, il faut assurer son rafraîchissement.

Il est réalisé par la lecture des bits mémoire à intervalles régulier.


- La DDR3 MT41J512M4 (Micron) nécessite un rafraîchissement à une période de 64 ms.

Il est possible de réaliser un rafraîchissement semi-automatique.

- La commande REFR doit être émise au plus toutes les $7.8 \mu s$. Sa durée
- d'exécution dépend de la fréquence et de la taille de la mémoire:
- . $f=800 \text{ Mhz}$, 1 Gb, RFC=44 cycles
- . $f=1600 \text{ Mhz}$, 4 Gb, RFC=240 cycles

Densités des SDRAM

Technologies dédiées



D1 α DRAM(Micron, 2020)
DDR SDRAM Spécifique en
14 nm
0.0031 mm² par Mbit

Technologies numériques


Technologie 90 nm mixte (2004)

- ❑ 430 KPortes/mm²
- ❑ SRAM 1.6 à 1.2 mm² par Mbit
- ❑ DRAM 0.5 mm² par Mbit

Technologie 14 nm mixte (2014)

- ❑ 33.8 MTr/mm²
- ❑ SRAM 0.067 à 0.083 mm² par Mbit
- ❑ e-DRAM 0.018 mm² par Mbit

Roadmap technologie DRAM



DRAM Process Roadmaps (for Volume Production)



Note: What defines a process "generation" and the start of "volume" production varies from company to company, and may be influenced by marketing embellishments, so these points of transition should be used only as very general guidelines.

Sources: Companies, conference reports, IC Insights

Performance des SDRAM

❑ Densité

Mémoire	Bank	Densité	Architecture
DDR	4	256 Mb - 1 Gb	2n-prefetch
DDR2	8	256 Mb - 1 Gb	4n-prefetch
DDR3	8	1-4 Gb	8n-prefetch
DDR5	64-128	8Gb-64Gb	16n-prefetch

<https://www.micron.com/products/dram/ddr5-sdram>

❑ Performances


Mémoire	Freq clk	Bit par cycle	Freq bit (Mhz)	CL (cycle)	CL (ns)
DDR	75-200	2	400	2-3	≈ 15
DDR2	200-300	2	600	3-6	≈ 15
DDR3	266	4	1066	5-10	≈ 10-13
DDR4	400	4	1600	10-15	≈ 11-12
DDR4	400	8	3200	22	≈ 13
DDR5	400	16	6400	50	≈ 17

Chiffrage : CL – tRCD – tRP – tRAS / CAS Latency, RAS to CAS Delay, RAS to Precharge Time, Active to precharge Delay

<https://www.anandtech.com/show/16143/insights-into-ddr5-subtimings-and-latencies>


En résumé

- Densité élevée
- Débit élevé
- Coût faible
- Grande latence
- Consommation
- Circuiterie non CMOS
- Technologies spécifiques
- Protocole externe coûteux et routage complexe



- Introduction
- ✗ Technologie des points mémoire
 - SRAM
 - Famille (S)DRAM
 - ✓ Autres points mémoire
 - Conclusion
- Hiérarchie mémoire
- TD: estimation de mouvement
- Bilan sur la mémoire




ROM



- Petit
- Rapide
- Lecture seule

FLASH

C'est une mémoire non volatile, programmable in-situ.



Séquence d'accès complexe par logiciel & matériel

- Mémorisation de données
- Lent
- hors tension
- Technologie spécifique
- Accès sécurisé
- Interne ou externe

- Introduction
- ✗ Technologie des points mémoire
 - SRAM
 - Famille (S)DRAM
 - Autres points mémoire
 - ✓ Conclusion
- Hiérarchie mémoire
- TD: estimation de mouvement
- Bilan sur la mémoire

Types de mémoire


Type de mémoire	Taille $\approx$	Densité	Rapidité
ROM	100 KO	↗ ↗	↗ ↗
SRAM	100 KO	↘ ↘	↗ ↗
SDRAM	GO	↗ ↗	↗
PROM	KO	↗	↗ ↗
FLASH	KO/GO	↗	↘
Associative	KO	↘ ↘	↘
Registres	KO	↘ ↘ ↘	↗ ↗ ↗

Contrôleur mémoire

Le contrôleur mémoire :

- ☆ Convertit les protocoles des bus système et mémoire
- ☆ Gère les accès multiples
- ☆ Gère l'espace d'adressage
- ☆ Protège les données
- ☆ Effectue le rafraîchissement

On trouve des contrôleurs mémoire génériques, paramétrables selon les besoins.



Certains contrôleur disposent de buffer cache.

Exemple: Zynq SoC






Figure 1-1: Zynq-7000 AP SoC Overview

- ❑ Introduction
- ❑ Technologie des points mémoire
- ✖ Hiérarchie mémoire
 - ✓ Objectifs
 - ❑ Scratch-Pad RAM et BRAM
 - ❑ Caches standards
- ❑ TD: estimation de mouvement
- ❑ Bilan sur la mémoire

Objectifs d'une hiérarchie mémoire

L'objectif est d'obtenir les performances de la mémoire la plus rapide au coût de la moins chère.




Principe d'une hiérarchie mémoire


Une hiérarchie mémoire sert à stocker dans la mémoire la plus rapide les données les plus souvent utilisées.

Elle exploite le principe de **localité** { temporelle
spatiale

Les mécanismes de copie des données sont plus ou moins spécialisés ou génériques, à gérer par l'application ou automatiques.



Types de mémoires



- ❏ Introduction
- ❏ Technologie des points mémoire
- ✖ Hiérarchie mémoire
 - ❏ Objectifs
 - ✓ Scratch-Pad RAM et BRAM
 - ❏ Caches standards
- ❏ TD: estimation de mouvement
- ❏ Bilan sur la mémoire


Scratch-Pad RAM

Une **Scratch-Pad RAM** (SPRAM) est une mémoire directement connectée à un coeur de processeur. Elle est visible dans l'espace mémoire.

Il est possible d'y accéder en un cycle d'horloge, sans arbitrage.

Une SPRAM doit être gérée par le logiciel. Les données peuvent être lues/écrites par:

- Les instructions LD/ST standards
- Un DMA interne au processeur



Coeur du processeur Emotion Engine

BRAM

Une **Block-RAM** (BRAM) est une mémoire accessible par le bus système. C'est une IP esclave accédée par les IPs maîtres.

En général, les BRAM servent aux échanges de données entre les processeurs et IPs maîtres.

Dans un contexte d'architecture à mémoire partagée, les BRAM sont associées à des IP utiles à la synchronisation (gestionnaire d'interruption, etc ...).

- Introduction
- Technologie des points mémoire
- ✗ Hiérarchie mémoire
 - Objectifs
 - Scratch-Pad RAM et BRAM
 - ✓ Caches standards
- TD: estimation de mouvement
- Bilan sur la mémoire

Objectifs

Les **cache** (antémémoire) sont des mémoires rapides qui disposent d'un mécanisme automatique de copie/écriture des données/instructions de la mémoire principale.


Un cache exploite le principe de

localité { temporelle
spatiale (en adresse)

Les principaux paramètres d'efficacité sont:


- La taille mémoire
- La politique de gestion

Le principal critère d'efficacité est le **taux de défaut de cache**, qui dépend de ces paramètres et de l'application.




Coeur du processeur Emotion Engine


Stratégies d'allocation des blocs




Stratégies d'allocation des blocs



Stratégies d'allocation des blocs



Mémoire associative



Temps d'accès aux caches




Figure 5.4 Access times as size and associativity vary in a CMOS cache. These data are based on the CACTI model 4.4.0 by Tarjan, Thoziyoor, and Jouppi [2006]. They assumed 90 nm feature size, a single bank, and 64-byte blocks. The median ratios of access time relative to the direct-mapped caches are 1.32, 1.39, and 1.43 for 2-way, 4-way, and 8-way associative caches, respectively.

Performance d'un cache

Temps moyen d'accès = Temps hit + Taux de défaut * Pénalité de défaut

- ? Comparer le temps moyen entre un cache 2-way set associative et un 4-way set associative de 8 KB.
- ? On fait l'hypothèse que le 4-way set associative permet de passer d'un Taux de défaut de 0,049 à 0,044. En faisant les
- ? hypothèses suivantes:
 - ☐ le 2-way set associative a un temps de hit de 1 et le
 - ? 4-way set associative de 1,1
 - ☐ La Pénalité de défaut du 2-way set associative est de 10
 - ? (accès à un cache L2 sans défaut)
- ? Lequel a le meilleur temps moyen d'accès?

Politique de remplacement

Lors d'un défaut de cache, il faut choisir un bloc dans lequel on va stocker la donnée demandée

❑ Aléatoire

Un bloc est choisi au hasard

❑ LRU (Least Recently Used)

la durée pendant laquelle un bloc n'a pas été accédé est mesurée

❑ LFU (Least Frequently Used)

On mesure le nombre de fois qu'un bloc est utilisé

❑ FIFO L'ordre de remplacement est fixé

Amélioration du taux de défaut de cache

- ❑ Architecture du cache
 - ☞ Taille du cache
 - ☞ Amélioration de l'associativité
 - ☞ Buffer de victimes de remplacement
- ❑ Organisation des accès mémoire
 - ☞ Organisation des données
 - ☞ Structure des programmes

Principaux paramètres d'efficacité

Taille du cache

Politique d'allocation

- Allocation directe
- Associativité complète
- Associativité par groupe

Politique d'écriture

- Transparent
- Ecriture différée


Politique de remplacement

- LRU (Least Recently Used)
- Aléatoire

Adressage

- Virtuel
- Physique


Exemple : les coeurs Intel



Xeon

L1 : $n \times 64$ KO

L2 : $n/2 \times 6$ M



Intel-Core i7

L1 : $n \times 64$ KO

L2-3 : 1×8 M

En résumé

Les différents paramètres des caches doivent être adaptés à l'application.


- Réduit le temps d'attente
- Réduit les accès à la mémoire lente
- Transparent pour l'application
- Génériques
- Surface
- Comportement imprédictible
- Génériques

Plan

- Introduction
- Technologie des points mémoire
- Hiérarchie mémoire
- ✗ TD: estimation de mouvement
- Bilan sur la mémoire

Principe de l'estimation de mouvement

La compression vidéo MPEG nécessite le calcul d'une fonction de distance entre un bloc et ses voisins.



Blanc!

Questions

Données : Flux vidéo CCIR 656 à 25 Hz, trames de dimension 720*525, 8 bit par pixel. Les macro-blocs font 8*8 pixels. La zone de recherche fait 5*5 blocs. Les trames sont arrondies (supérieur) sur un multiple de macro-bloc. Les pixels d'une trame sont placés dans l'ordre canonique.

- ? ☐ Ecrire le nid de boucles qui correspond à l'estimation de mouvement de tous les blocs d'une image
- ? ☐ Calculez le débit nécessaire pour réaliser ce traitement en temps réel

Solution

Questions

Sans cache : On ne souhaite pas utiliser de cache, les trames sont stockées en DDR-SDRAM ($f=100$ Mhz, $CL=3$, 32 bits). Seul le bloc courant est stocké en mémoire interne.

- ? ☐ Ce débit est-il atteignable sans exploiter les burst ni le recouvrement des accès?
- ? ☐ Proposez un séquençement des calcul pour des burst de 2, 4 et 8 mots
- ? ☐ Calculez le débit atteignable selon la taille de burst
- ? ☐ Comment les performances évoluent-elles en fonction de la latence?
- ? ☐ Quel ordre des pixels en mémoire permettrait ce débit sans gestion des recouvrements?

Solution

Questions

?

 Calculez le taux de réutilisation d'un pixel de l'image de référence

Questions

Avec cache standard : On souhaite utiliser un cache standard de CPU pour exploiter au mieux la réutilisation.

Processeur	Taille	Ligne	Set-Associative	Selection set
PowerPC	16 KB	32 B	2 way	[12..5]
TM32	16 KB	64 B	8-way	[10..6]

- ? ☐ En dessinant une grille de l'image P, identifiez quels pixels vont dans quelles lignes de cache
- ? ☐ Identifiez les conflits potentiels dans les lignes de cache pour une recherche dans la fenêtre de macroblocs
- ? ☐ Estimez (à la louche) les performances de ces caches
 - ? ☐ Pour une recherche, le cache étant vide au début
 - ? ☐ Pour la recherche suivante
 - ? ☐ Pour une ligne de macroblocs de P,
 - ? ☐ ...

Solution


Questions

Avec cache “maison” : La conception d’un cache maison permet davantage de compromis et nous allons en explorer quelques-uns.

- ? ☐ Quelle architecture permet de ne charger que 5 blocs de référence pour chaque nouveau bloc courant?
 - ? ☐ De quelle quantité de mémoire interne (SRAM) avons nous besoin?
 - ? ☐ Combien de layout de SRAM sont nécessaires (identifiez deux cas)?
- ☐ Même question pour un seul bloc de référence chargé?

Solution

Pour réduire les débits, il faut conserver plusieurs lignes en cache et mettre les blocs à jour au fur et à mesure.



Plan

- Introduction
- Technologie des points mémoire
- Hiérarchie mémoire
- TD: estimation de mouvement
- ✖ Bilan sur la mémoire

Bilan sur la mémoire

- 👍 L'architecture mémoire dépend essentiellement de
- 👍 l'application (ou la classe d'applications) visée par la
- 👍 plateforme.

Il est nécessaire de **ranger les données** en mémoire d'une façon cohérente avec le déroulement de l'algorithme et des caractéristiques des mémoires et caches disponibles.

- 👉 Certains systèmes disposent de **contrôleurs matériel de**
- 👉 **gestion de structures de données complexes** (tableaux,
- 👉 listes, etc ...).

Architecture des SoC

Architecture mémoire

S. Mancini

Plan Détaillé

✖ Introduction

- ☆ Impact de l'architecture mémoire
- ☆ Consommation d'énergie de caches
- Architecture des mémoires
 - ☆ Architecture des mémoires
 - ☆ Organisation en colonnes
 - ☆ RAM multi-port

✖ Technologie des points mémoire

- SRAM
 - ☆ Technologie des SRAM
- Famille (S)DRAM
 - ☆ Technologie des DRAM et SDRAM
 - ☆ Architecture des SDRAM
 - ☆ Accès aux SDRAM
 - ☆ Rafraîchissement des DRAM
 - ☆ Densités des SDRAM
 - ☆ Roadmap technologie DRAM
 - ☆ Performance des SDRAM
 - ☆ En résumé

□ Autres points mémoire

- ☆ ROM
- ☆ FLASH
- ☆ Registre

□ Conclusion

- ☆ Types de mémoire
- ☆ Contrôleur mémoire
- ☆ Exemple: Zynq SoC

✖ Hiérarchie mémoire

□ Objectifs

- ☆ Objectifs d'une hiérarchie mémoire
- ☆ Principe d'une hiérarchie mémoire
- ☆ Types de mémoires

□ Scratch-Pad RAM et BRAM

- ☆ Scratch-Pad RAM
- ☆ BRAM

□ Caches standards

- ☆ Objectifs
- ☆ Stratégies d'allocation des blocs

- ☆ Mémoire associative
- ☆ Temps d'accès aux caches
- ☆ Performance d'un cache
- ☆ Politique de remplacement
- ☆ Amélioration du taux de défaut de cache
- ☆ Principaux paramètres d'efficacité
- ☆ Exemple : les coeurs Intel
- ☆ En résumé

✖ TD: estimation de mouvement

- ☆ Principe de l'estimation de mouvement
- ☆ Blanc!
- ☆ Questions

- ☆ Solution
- ☆ Questions
- ☆ Solution
- ☆ Questions
- ☆ Questions
- ☆ Solution
- ☆ Questions
- ☆ Solution

✖ Bilan sur la mémoire

- ☆ Bilan sur la mémoire